GS8320Z36AGT-200 SRAM 2,5 или 3.3V 1M x 36 36M интегральные схемы IC
Категория:
Интегральные микросхемы
Цена:
Email us for details
Метод оплаты:
Paypal, TT, Western Union
Спецификации
Код даты:
Новейший код
Перевозка:
DHL/UPS/FEDEX
Состояние:
Новый*Оригинальный
Гарантия:
365 дней
Без свинца:
Соответствует требованиям Rohs
Время выполнения:
Немедленная отправка
Пакет:
BGA-165
Стил монтажа:
SMD/SMT
Введение
GS8320Z36AGT-200 SRAM 2,5 или 3.3V 1M x 36 36M
| Технология GSI | |
| Категория продукции: | SRAM |
| RoHS: | Подробная информация |
| 36 Мбит | |
| 1 М х 36 | |
| 6.5 нс | |
| 200 МГц | |
| Параллельно | |
| 3.6 В | |
| 2.3 В | |
| 205 мА, 240 мА | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| TQFP-100 | |
| Поднос | |
| Марка: | Технология GSI |
| Тип памяти: | СДР |
| Чувствительны к влаге: | Да, да. |
| Тип продукции: | SRAM |
| Серия: | GS8320Z36AGT |
| 18 | |
| Подкатегория: | Память и хранение данных |
| Торговое наименование: | NBT SRAM |
| Тип: | НБТ трубопровод/проход |
T
GS8320Z36AGT представляет собой 36Mbit Synchronous Static SRAM. NBT SRAM GSI, такие как ZBT, NtRAM, NoBL или другие
пропускная труба для чтения/двойной задержки записи или поток через SRAM для чтения/одной задержки записи, позволяющий использовать всю доступную полосу пропускания ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ширины ши
Устранение необходимости вставки циклов отбора при переключении устройства с циклов чтения на запись.
синхронное устройство, адрес, входные данные и входные данные управления чтением/записью фиксируются на поднимающемся краю входного часа.
Для правильной работы контроллером взрывного порядка (LBO) должна быть привязана силовая рельса.
enable (ZZ) и Output Enable. Output Enable можно использовать для отмены синхронного управления выходной драйвером и
Циклы записи внутренне самостоятельно синхронизируются и инициируются поднимающимся краем оперативной памяти.
Эта функция устраняет сложное генерацию импульсов записи чипа, требуемого асинхронными SRAM и упрощает
GS8320Z36AGT может быть настроен пользователем для работы в режиме "Пиплайн" или "Проключающий поток".
Работают как трубопроводное синхронное устройство, что означает, что в дополнение к восходящему краю активируются регистры, которые улавливают входные данные.
Для циклов чтения выходной SRAM-данные в трубопроводе временно
хранится в реестре вывода, запускаемом на краю, во время цикла доступа, а затем выпускается на выходной драйвер на следующем подъеме
GS8320Z36AGT реализован с высокопроизводительной технологией CMOS GSI и доступен в
JEDEC стандартный 100-прикольный пакет TQFP.
Ключевые особенности
- NBT (No Bus Turn Around) позволяет использовать нулевой ожидания читать-записывать-читать автобус; полностью совместим с обоими
- проводятся по трубопроводам и протекают через SRAM NtRAMTM, NoBLTM и ZBTTM
- 2.5 V или 3.3 V +10%/~10% питания ядра
- 2.5 V или 3.3 V В/В питания
- Конфигурируемый пользователем режим Pipeline и Flow Through
- Ключ LBO для режима линейного или интерлейвного взрыва
- Пин совместим с устройствами 2Mb, 4Mb, 8Mb и 16Mb
- Операция записи байта (9-битовых байтов)
- 3 чипа позволяют сигналы для легкого расширения глубины
- ZZ Pin для автоматического отключения
- Соответствующий требованиям RoHS пакет TQFP с 100-проводным оборудованием доступен
Отправьте RFQ
Запасы:
МОК:
1pcs
