IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz Синхронизация SRAM 3.3v Интегрированные схемы IC
IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz Синхронизированная SRAM 3.3v
| ИССИ | |
| Категория продукции: | SRAM |
| RoHS: | Подробная информация |
| 9 Мбит | |
| 256 к × 36 | |
| 3.1 ns | |
| 200 МГц | |
| Параллельно | |
| 3.465 В | |
| 3.135 В | |
| 275 мА | |
| - 40 градусов. | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| Трубка | |
| Марка: | ИССИ |
| Тип памяти: | СДР |
| Чувствительны к влаге: | Да, да. |
| Количество портов: | 4 |
| Тип продукции: | SRAM |
| Серия: | IS61LPS25636A |
| 72 | |
| Подкатегория: | Память и хранение данных |
| Тип: | Синхронный |
| Единичная масса: | 0.023175 унций |
Описание
ISSI IS61LPS/VPS25636A, IS61LPS25632A,
IS64L PS25636A и IS61LPS/VPS51218A имеют высокую
скоростной, маломощный синхронный статический RAMS
Для обеспечения взрывоспособной, высокопроизводительной памяти для
ИС61LPS/
VPS25636A и IS64L PS25636A организованы как
262, 144 слова на 36 бит.
ИС61ЛПС/
VPS51218A организован как 524,288 слов на 18 бит.
Изготовленный с помощью передовой технологии CMOS ISST,
устройство включает в себя 2-битный счетчик разрывов, высокоскоростной
Ядро SRAM и выходы высокой мощности привода в одиночку
Все синхронные входы проходят через
Регистры, управляемые односторонним пусковым механизмом с положительным краем
Ввод часов.
Циклы записи внутренне самостоятельно и инициируются
Письменные циклы могут быть
от одного до четырех байтов в ширину, как контролируется управлением записи
вводы.
Отдельные байты позволяют записывать отдельные байты.
Операция записи байта выполняется с помощью байта
ввод write enable (BWE) в сочетании с одним или несколькими
В дополнение к этому, Global
Write (GW) доступен для записи всех байтов одновременно,
Независимо от байта управления записи.
Вспышки могут быть инициированы с помощью ADSP (адресный статус
Процессор) или ADSC (контроллер кэша адреса)
Последующие адреса взрывов могут быть сгенерированы с помощью
Внутренние и контролируемые ADV (адрес взрыва)
Заранее) входной пин.
Наконец-то, мы можем выбирать последовательность взрывов или...
Der, линейный взрыв достигается, когда этот шприц привязан НОГО.
Разрыв интерлейв достигается, когда этот шприц привязан высоко
или оставить в плавании.
СТРАНИЦЫ
●Внутренний цикл записи
●Управление записью по индивидуальным байтам и глобальная запись
●Управляемый часами, зарегистрированный адрес, данные и
контроль
● Управление последовательностью взрывов с помощью ввода MODE
●Три чипа позволяют использовать опцию для простого глубинного
Пенсия и адресные трубопроводы
●Общие входы и выходы данных
● Автоматическое отключение при отмене выбора
●Удалить отметку "Один цикл"
● режим снотворного для режима ожидания с пониженной мощностью
●JTAG Пограничное сканирование пакета BGA
●Энергоснабжение
LPS:VoD 3.3V 土5%, VoDa 3.3V/2.5V 土5%
VPS:VDD 2.5V土5%, VoDo 2.5V土5%
● JEDEC 100-коленчатый QFP, 119-колевой BGA и 165-колевой
упаковки для шаров BGA
●Доступно без свинца
