CY7C1411KV18-250BZXC SRAM - Синхронная QDR II память IC 36Mbit Параллельная ICS 250 MHz
CY7C1411KV18-250BZXC
,IC памяти CY7C1411KV18-250BZXC
,SRAM - синхронный QDR II память IC
CY7C1411KV18-250BZXC SRAM - синхронная QDR II память IC 36Mbit Parallel
ICS 250 МГц
| Инфинион | |
| Категория продукции: | SRAM |
| RoHS: | Подробная информация |
| 36 Мбит | |
| 4 М х 8 | |
| 450 л.с. | |
| 250 МГц | |
| Параллельно | |
| 1.9 В | |
| 1.7 В | |
| 460 мА | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| FBGA-165 | |
| Поднос | |
| Марка: | Infineon Technologies |
| Тип памяти: | Летучие |
| Чувствительны к влаге: | - Да, конечно. |
| Тип продукции: | SRAM |
| Серия: | CY7C1411KV18 |
| Подкатегория: | Память и хранение данных |
| Тип: | Синхронный |
Описание
CY7C1411KV18, CY7C1426KV18, CY7C1413KV18 и CY7C1415KV18 являются синхронными 1,8 В
В этом случае, если вы не используете SRAM, вы не можете использовать SRAM, который был установлен на базе канала, а не на базе канала.
Порт чтения и порт записи для доступа к массиву памяти.
Для поддержки операций чтения и записи порт имеет выделенные входы данных для поддержки операций записи.
Архитектура QDR II разделяет входы и выходы данных, чтобы полностью исключить необходимость
Каждый порт может быть доступен через
Адреса для чтения и записи адресов закреплены на альтернативных поднимающихся краях
Доступ к портам чтения и записи QDR II независимы друг от друга.
Для максимизации пропускной способности данных как порты чтения, так и записи оборудованы интерфейсами DDR.
местоположение связано с четырьмя 8-битными словами (CY7C1411KV18), 9-битными словами ((CY7C1426KV18), 18-битными словами
(CY7C1413KV18), или 36-битные слова (CY7C1415KV18), которые последовательно врываются или вырываются из устройства.
Поскольку данные могут передаваться в устройство и из него на каждом поднимающемся краю обоих входных часов.
(K и K и Cand C), пропускная способность памяти максимизируется при одновременном упрощении конструкции системы путем исключения
Автобус ¥обратно.Глубокое расширение осуществляется с помощью выбора порта, который позволяет каждому порту работать.
Все синхронные входы проходят через входные регистры, управляемые входными часами K или K.
Все выходы данных проходят через выходной регистр, управляемый C или C (или K или K в одном часовом домене)
Записи проводятся с помощью автосинхронной схемы записи на чипе.
Особенности
■ Отдельные независимые порты чтения и записи данных
Поддерживает одновременные операции
■ 333 МГц для высокой пропускной способности
■ Четырехсловесный взрыв для уменьшения частоты адресной шины
■ Двойная скорость передачи данных (DDR) Интерфейсы на портах чтения и записи ((данные передаются на частоте 666 МГц) на частоте 333 МГц)
■ Два входных часа (K и K) для точного измерения времени DDR
СРАМ использует только поднимающиеся края
■ Два входных часа для выходных данных (C и C) для минимизации несоответствия часовой стрелки и времени полета
■ Эхо-часы (CQ и CQ) упрощают сбор данных в высокоскоростных системах
■ Одноразовые мультиплексные входные адресы
■ Отдельный выбор порта для расширения глубины
■ Синхронные внутренние автоматические записи
■ QDR® II работает с задержкой чтения 1,5 цикла при установке DOFF HIGH
■ Работает аналогично устройству QDR I с задержкой чтения 1 цикла, когда DOFF заявляется Низким
■ Доступно в комплектациях × 8, × 9, × 18 и × 36
■ полная согласованность данных, обеспечивающая наиболее актуальные данные
■ Ядро VDD = 1,8 V (±0,1 V); В/В VDDQ = 1,4 V к VDD ∙ Поддерживает как 1,5 V, так и 1,8 V В/В питания
■ Доступно в 165-кулочном пакете FBGA (13 × 15 × 1,4 мм)
■ Предлагается как в пакетах без Pb, так и в пакетах без Pb
■ Изменные буферы выхода HSTL
■ JTAG 1149.1 совместимый порт доступа для испытаний
■ Фазовая замкнутая петля (PLL) для точного размещения данных
