9ZML1233EKILF Часовой буфер 9ZML1233E DB1200ZL MUX DERIV + WRTLK интегральные схемы IC
9ZML1233EKILF
,9ZML1233EKILF Часовой буфер IC
,Часовые буферные интегральные схемы
9ZML1233EKILF Часовой буфер 9ZML1233E DB1200ZL MUX DERIV + WRTLK
| ИПТ | |
| Категория продукции: | Часовой буфер |
| RoHS: | Подробная информация |
| 12 Выпуск | |
| 3.6 ns | |
| HCSL | |
| VFQFPN-72 | |
| Дифференциал | |
| 400 МГц | |
| 3.135 В | |
| 3.465 В | |
| 9ZML1233 | |
| - 40 градусов. | |
| + 85 C | |
| Марка: | ИПТ |
| Рабочий цикл - максимум: | 55 % |
| Высота: | 1 мм |
| Длина: | 10 мм |
| Чувствительны к влаге: | - Да, конечно. |
| Стиль установки: | SMD/SMT |
| Рабочий ток питания: | 22 мА |
| Опаковка: | Поднос |
| Продукт: | Часовые буферы |
| Тип продукции: | Часовые буферы |
| Подкатегория: | Часы и таймеры |
| Тип: | Низкий фазовый шум |
| Ширина: | 10 мм |
| Единичная масса: | 2.425891 унции |
Описание
9ZML1233E/9ZML1253E - это второе поколение усовершенствованных производных DB1200ZL.
Части являются совместимыми с 9ZML1232B и предлагают значительно улучшенный фазовый джиттер.
Фиксированная внешняя обратная связь поддерживает низкий дрейф для критических приложений QPI/UPI, в то время как каждый вход
Канал имеет программное обеспечение, регулирующее задержку ввода-вывода, чтобы облегчить управление задержками транспортировки для сегодняшних более
9ZML1233E и 9ZML1253E имеют SMBus запись блокировки пин для увеличенного
безопасность устройств и систем.
Особенности
▪ Функция блокировки записи SMBus; повышает безопасность системы
▪ 2 программно-конфигурируемые линии задержки ввода-вывода; управление задержкой транспорта для сложных топологий
▪ Выходы LP-HCSL; устранение 24 резисторов, экономия 41 мм2 площади ((1233E)
▪ Выходы LP-HCSL с 85Ω Zout; исключение 48 резисторов, экономия 82 мм2 площади (1253E)
▪ 12 OE#-прицепов; аппаратное управление каждым выходом
▪ 3 выбираемых адреса SMBus; несколько устройств могут делиться одним и тем же сегментом SMBus
▪ Выбираемые полосы пропускания PLL; минимизирует джиттер пики инкаскадированных топологий PLL
▪ Аппаратное управление пропускной способностью и обходом PLL с помощью SMBus;смены режима без цикла питания
▪ Совместимость расширенного спектра; трассы расширяющие входные часы для уменьшения EMI
▪ Режим 100 МГц PLL; поддержка UPI
▪ Пакет 72-VFQFPN размером 10 х 10 мм; небольшой отпечаток доски
Архитектуры часообразования PCIe
▪ Общий часовой механизм (CC)
▪ Независимый референс (IR) с расширенным спектром и без него
Типичные применения
▪ Служители
▪ Хранение
▪ Взаимодействие
▪ ССДСексуальные характеристики
▪ 12 низкомощных (LP) пар выхода HCSL (1233E)
▪ 12 низкомощных (LP) пар выхода HCSL с 85Ω Zout (1253E)
Основные характеристики
▪ Движение от цикла к циклу < 50 сек
▪ Склонность между выходом и выходом < 50ps
▪ Задержка ввода-вывода: 0 с по умолчанию
▪ Изменение задержки ввода-вывода < 50 с
▪ Джиттер фазы: PCIe Gen4 < 0,5ps rms
▪ Фазный джиттер: UPI > 9.6 ГБ/с < 0.1ps rms
▪ Фазный джиттер: IF-UPI < 1,0ps rms
